habanalabs: remove trailing blank line from EOF
GIT does not like extra blank lines at the end of the file, so this patch removes those lines. Signed-off-by: Oded Gabbay <oded.gabbay@gmail.com> Reviewed-by: Mukesh Ojha <mojha@codeaurora.org>hifive-unleashed-5.2
Oded Gabbay
parent
cab8e3e20d
commit
9336c02167
|
|
@ -188,4 +188,3 @@
|
|||
#define CPU_CA53_CFG_ARM_PMU_EVENT_MASK 0x3FFFFFFF
|
||||
|
||||
#endif /* ASIC_REG_CPU_CA53_CFG_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -58,4 +58,3 @@
|
|||
#define mmCPU_CA53_CFG_ARM_PMU_1 0x441214
|
||||
|
||||
#endif /* ASIC_REG_CPU_CA53_CFG_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -46,4 +46,3 @@
|
|||
#define mmCPU_IF_AXI_SPLIT_INTR 0x442130
|
||||
|
||||
#endif /* ASIC_REG_CPU_IF_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -102,4 +102,3 @@
|
|||
#define mmCPU_PLL_FREQ_CALC_EN 0x4A2440
|
||||
|
||||
#endif /* ASIC_REG_CPU_PLL_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -206,4 +206,3 @@
|
|||
#define mmDMA_CH_0_MEM_INIT_BUSY 0x4011FC
|
||||
|
||||
#endif /* ASIC_REG_DMA_CH_0_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -206,4 +206,3 @@
|
|||
#define mmDMA_CH_1_MEM_INIT_BUSY 0x4091FC
|
||||
|
||||
#endif /* ASIC_REG_DMA_CH_1_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -206,4 +206,3 @@
|
|||
#define mmDMA_CH_2_MEM_INIT_BUSY 0x4111FC
|
||||
|
||||
#endif /* ASIC_REG_DMA_CH_2_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -206,4 +206,3 @@
|
|||
#define mmDMA_CH_3_MEM_INIT_BUSY 0x4191FC
|
||||
|
||||
#endif /* ASIC_REG_DMA_CH_3_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -206,4 +206,3 @@
|
|||
#define mmDMA_CH_4_MEM_INIT_BUSY 0x4211FC
|
||||
|
||||
#endif /* ASIC_REG_DMA_CH_4_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -102,4 +102,3 @@
|
|||
#define DMA_MACRO_RAZWI_HBW_RD_ID_R_MASK 0x1FFFFFFF
|
||||
|
||||
#endif /* ASIC_REG_DMA_MACRO_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -178,4 +178,3 @@
|
|||
#define mmDMA_MACRO_RAZWI_HBW_RD_ID 0x4B0158
|
||||
|
||||
#endif /* ASIC_REG_DMA_MACRO_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -206,4 +206,3 @@
|
|||
#define DMA_NRTR_NON_LIN_SCRAMB_EN_MASK 0x1
|
||||
|
||||
#endif /* ASIC_REG_DMA_NRTR_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -224,4 +224,3 @@
|
|||
#define mmDMA_NRTR_NON_LIN_SCRAMB 0x1C0604
|
||||
|
||||
#endif /* ASIC_REG_DMA_NRTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -462,4 +462,3 @@
|
|||
#define DMA_QM_0_CQ_BUF_RDATA_VAL_MASK 0xFFFFFFFF
|
||||
|
||||
#endif /* ASIC_REG_DMA_QM_0_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -176,4 +176,3 @@
|
|||
#define mmDMA_QM_0_CQ_BUF_RDATA 0x40030C
|
||||
|
||||
#endif /* ASIC_REG_DMA_QM_0_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -176,4 +176,3 @@
|
|||
#define mmDMA_QM_1_CQ_BUF_RDATA 0x40830C
|
||||
|
||||
#endif /* ASIC_REG_DMA_QM_1_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -176,4 +176,3 @@
|
|||
#define mmDMA_QM_2_CQ_BUF_RDATA 0x41030C
|
||||
|
||||
#endif /* ASIC_REG_DMA_QM_2_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -176,4 +176,3 @@
|
|||
#define mmDMA_QM_3_CQ_BUF_RDATA 0x41830C
|
||||
|
||||
#endif /* ASIC_REG_DMA_QM_3_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -176,4 +176,3 @@
|
|||
#define mmDMA_QM_4_CQ_BUF_RDATA 0x42030C
|
||||
|
||||
#endif /* ASIC_REG_DMA_QM_4_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -102,4 +102,3 @@
|
|||
#define mmIC_PLL_FREQ_CALC_EN 0x4A3440
|
||||
|
||||
#endif /* ASIC_REG_IC_PLL_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -102,4 +102,3 @@
|
|||
#define mmMC_PLL_FREQ_CALC_EN 0x4A1440
|
||||
|
||||
#endif /* ASIC_REG_MC_PLL_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -650,4 +650,3 @@
|
|||
#define MME1_RTR_NON_LIN_SCRAMB_EN_MASK 0x1
|
||||
|
||||
#endif /* ASIC_REG_MME1_RTR_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -328,4 +328,3 @@
|
|||
#define mmMME1_RTR_NON_LIN_SCRAMB 0x40604
|
||||
|
||||
#endif /* ASIC_REG_MME1_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -328,4 +328,3 @@
|
|||
#define mmMME2_RTR_NON_LIN_SCRAMB 0x80604
|
||||
|
||||
#endif /* ASIC_REG_MME2_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -328,4 +328,3 @@
|
|||
#define mmMME3_RTR_NON_LIN_SCRAMB 0xC0604
|
||||
|
||||
#endif /* ASIC_REG_MME3_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -328,4 +328,3 @@
|
|||
#define mmMME4_RTR_NON_LIN_SCRAMB 0x100604
|
||||
|
||||
#endif /* ASIC_REG_MME4_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -328,4 +328,3 @@
|
|||
#define mmMME5_RTR_NON_LIN_SCRAMB 0x140604
|
||||
|
||||
#endif /* ASIC_REG_MME5_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -328,4 +328,3 @@
|
|||
#define mmMME6_RTR_NON_LIN_SCRAMB 0x180604
|
||||
|
||||
#endif /* ASIC_REG_MME6_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -370,4 +370,3 @@
|
|||
#define MME_CMDQ_CQ_BUF_RDATA_VAL_MASK 0xFFFFFFFF
|
||||
|
||||
#endif /* ASIC_REG_MME_CMDQ_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -136,4 +136,3 @@
|
|||
#define mmMME_CMDQ_CQ_BUF_RDATA 0xD930C
|
||||
|
||||
#endif /* ASIC_REG_MME_CMDQ_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -1534,4 +1534,3 @@
|
|||
#define MME_SHADOW_3_E_BUBBLES_PER_SPLIT_ID_MASK 0xFF000000
|
||||
|
||||
#endif /* ASIC_REG_MME_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -462,4 +462,3 @@
|
|||
#define MME_QM_CQ_BUF_RDATA_VAL_MASK 0xFFFFFFFF
|
||||
|
||||
#endif /* ASIC_REG_MME_QM_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -176,4 +176,3 @@
|
|||
#define mmMME_QM_CQ_BUF_RDATA 0xD830C
|
||||
|
||||
#endif /* ASIC_REG_MME_QM_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -1150,4 +1150,3 @@
|
|||
#define mmMME_SHADOW_3_E_BUBBLES_PER_SPLIT 0xD0BAC
|
||||
|
||||
#endif /* ASIC_REG_MME_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -140,4 +140,3 @@
|
|||
#define MMU_ACCESS_ERROR_CAPTURE_VA_VA_31_0_MASK 0xFFFFFFFF
|
||||
|
||||
#endif /* ASIC_REG_MMU_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -50,4 +50,3 @@
|
|||
#define mmMMU_ACCESS_ERROR_CAPTURE_VA 0x480040
|
||||
|
||||
#endif /* ASIC_REG_MMU_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -206,4 +206,3 @@
|
|||
#define PCI_NRTR_NON_LIN_SCRAMB_EN_MASK 0x1
|
||||
|
||||
#endif /* ASIC_REG_PCI_NRTR_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -224,4 +224,3 @@
|
|||
#define mmPCI_NRTR_NON_LIN_SCRAMB 0x604
|
||||
|
||||
#endif /* ASIC_REG_PCI_NRTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -240,4 +240,3 @@
|
|||
#define mmPCIE_AUX_PERST 0xC079B8
|
||||
|
||||
#endif /* ASIC_REG_PCIE_AUX_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -102,4 +102,3 @@
|
|||
#define mmPSOC_EMMC_PLL_FREQ_CALC_EN 0xC70440
|
||||
|
||||
#endif /* ASIC_REG_PSOC_EMMC_PLL_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -444,4 +444,3 @@
|
|||
#define PSOC_GLOBAL_CONF_PAD_SEL_VAL_MASK 0x3
|
||||
|
||||
#endif /* ASIC_REG_PSOC_GLOBAL_CONF_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -742,4 +742,3 @@
|
|||
#define mmPSOC_GLOBAL_CONF_PAD_SEL_81 0xC4BA44
|
||||
|
||||
#endif /* ASIC_REG_PSOC_GLOBAL_CONF_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -102,4 +102,3 @@
|
|||
#define mmPSOC_MME_PLL_FREQ_CALC_EN 0xC71440
|
||||
|
||||
#endif /* ASIC_REG_PSOC_MME_PLL_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -102,4 +102,3 @@
|
|||
#define mmPSOC_PCI_PLL_FREQ_CALC_EN 0xC72440
|
||||
|
||||
#endif /* ASIC_REG_PSOC_PCI_PLL_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -140,4 +140,3 @@
|
|||
#define mmPSOC_SPI_RSVD_2 0xC430FC
|
||||
|
||||
#endif /* ASIC_REG_PSOC_SPI_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -80,4 +80,3 @@
|
|||
#define mmSRAM_Y0_X0_RTR_DBG_L_ARB_MAX 0x201330
|
||||
|
||||
#endif /* ASIC_REG_SRAM_Y0_X0_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -80,4 +80,3 @@
|
|||
#define mmSRAM_Y0_X1_RTR_DBG_L_ARB_MAX 0x205330
|
||||
|
||||
#endif /* ASIC_REG_SRAM_Y0_X1_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -80,4 +80,3 @@
|
|||
#define mmSRAM_Y0_X2_RTR_DBG_L_ARB_MAX 0x209330
|
||||
|
||||
#endif /* ASIC_REG_SRAM_Y0_X2_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -80,4 +80,3 @@
|
|||
#define mmSRAM_Y0_X3_RTR_DBG_L_ARB_MAX 0x20D330
|
||||
|
||||
#endif /* ASIC_REG_SRAM_Y0_X3_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -80,4 +80,3 @@
|
|||
#define mmSRAM_Y0_X4_RTR_DBG_L_ARB_MAX 0x211330
|
||||
|
||||
#endif /* ASIC_REG_SRAM_Y0_X4_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -114,4 +114,3 @@
|
|||
#define STLB_SRAM_INIT_BUSY_DATA_MASK 0x10
|
||||
|
||||
#endif /* ASIC_REG_STLB_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -52,4 +52,3 @@
|
|||
#define mmSTLB_SRAM_INIT 0x49004C
|
||||
|
||||
#endif /* ASIC_REG_STLB_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -1604,4 +1604,3 @@
|
|||
#define TPC0_CFG_FUNC_MBIST_MEM_LAST_FAILED_PATTERN_MASK 0x70000000
|
||||
|
||||
#endif /* ASIC_REG_TPC0_CFG_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -884,4 +884,3 @@
|
|||
#define mmTPC0_CFG_FUNC_MBIST_MEM_9 0xE06E2C
|
||||
|
||||
#endif /* ASIC_REG_TPC0_CFG_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -370,4 +370,3 @@
|
|||
#define TPC0_CMDQ_CQ_BUF_RDATA_VAL_MASK 0xFFFFFFFF
|
||||
|
||||
#endif /* ASIC_REG_TPC0_CMDQ_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -136,4 +136,3 @@
|
|||
#define mmTPC0_CMDQ_CQ_BUF_RDATA 0xE0930C
|
||||
|
||||
#endif /* ASIC_REG_TPC0_CMDQ_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -344,4 +344,3 @@
|
|||
#define TPC0_EML_CFG_DBG_INST_INSERT_CTL_INSERT_MASK 0x1
|
||||
|
||||
#endif /* ASIC_REG_TPC0_EML_CFG_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -310,4 +310,3 @@
|
|||
#define mmTPC0_EML_CFG_DBG_INST_INSERT_CTL 0x3040334
|
||||
|
||||
#endif /* ASIC_REG_TPC0_EML_CFG_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -206,4 +206,3 @@
|
|||
#define TPC0_NRTR_NON_LIN_SCRAMB_EN_MASK 0x1
|
||||
|
||||
#endif /* ASIC_REG_TPC0_NRTR_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -224,4 +224,3 @@
|
|||
#define mmTPC0_NRTR_NON_LIN_SCRAMB 0xE00604
|
||||
|
||||
#endif /* ASIC_REG_TPC0_NRTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -462,4 +462,3 @@
|
|||
#define TPC0_QM_CQ_BUF_RDATA_VAL_MASK 0xFFFFFFFF
|
||||
|
||||
#endif /* ASIC_REG_TPC0_QM_MASKS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -176,4 +176,3 @@
|
|||
#define mmTPC0_QM_CQ_BUF_RDATA 0xE0830C
|
||||
|
||||
#endif /* ASIC_REG_TPC0_QM_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -884,4 +884,3 @@
|
|||
#define mmTPC1_CFG_FUNC_MBIST_MEM_9 0xE46E2C
|
||||
|
||||
#endif /* ASIC_REG_TPC1_CFG_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -136,4 +136,3 @@
|
|||
#define mmTPC1_CMDQ_CQ_BUF_RDATA 0xE4930C
|
||||
|
||||
#endif /* ASIC_REG_TPC1_CMDQ_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -176,4 +176,3 @@
|
|||
#define mmTPC1_QM_CQ_BUF_RDATA 0xE4830C
|
||||
|
||||
#endif /* ASIC_REG_TPC1_QM_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -320,4 +320,3 @@
|
|||
#define mmTPC1_RTR_NON_LIN_SCRAMB 0xE40604
|
||||
|
||||
#endif /* ASIC_REG_TPC1_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -884,4 +884,3 @@
|
|||
#define mmTPC2_CFG_FUNC_MBIST_MEM_9 0xE86E2C
|
||||
|
||||
#endif /* ASIC_REG_TPC2_CFG_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -136,4 +136,3 @@
|
|||
#define mmTPC2_CMDQ_CQ_BUF_RDATA 0xE8930C
|
||||
|
||||
#endif /* ASIC_REG_TPC2_CMDQ_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -176,4 +176,3 @@
|
|||
#define mmTPC2_QM_CQ_BUF_RDATA 0xE8830C
|
||||
|
||||
#endif /* ASIC_REG_TPC2_QM_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -320,4 +320,3 @@
|
|||
#define mmTPC2_RTR_NON_LIN_SCRAMB 0xE80604
|
||||
|
||||
#endif /* ASIC_REG_TPC2_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -884,4 +884,3 @@
|
|||
#define mmTPC3_CFG_FUNC_MBIST_MEM_9 0xEC6E2C
|
||||
|
||||
#endif /* ASIC_REG_TPC3_CFG_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -136,4 +136,3 @@
|
|||
#define mmTPC3_CMDQ_CQ_BUF_RDATA 0xEC930C
|
||||
|
||||
#endif /* ASIC_REG_TPC3_CMDQ_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -176,4 +176,3 @@
|
|||
#define mmTPC3_QM_CQ_BUF_RDATA 0xEC830C
|
||||
|
||||
#endif /* ASIC_REG_TPC3_QM_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -320,4 +320,3 @@
|
|||
#define mmTPC3_RTR_NON_LIN_SCRAMB 0xEC0604
|
||||
|
||||
#endif /* ASIC_REG_TPC3_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -884,4 +884,3 @@
|
|||
#define mmTPC4_CFG_FUNC_MBIST_MEM_9 0xF06E2C
|
||||
|
||||
#endif /* ASIC_REG_TPC4_CFG_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -136,4 +136,3 @@
|
|||
#define mmTPC4_CMDQ_CQ_BUF_RDATA 0xF0930C
|
||||
|
||||
#endif /* ASIC_REG_TPC4_CMDQ_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -176,4 +176,3 @@
|
|||
#define mmTPC4_QM_CQ_BUF_RDATA 0xF0830C
|
||||
|
||||
#endif /* ASIC_REG_TPC4_QM_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -320,4 +320,3 @@
|
|||
#define mmTPC4_RTR_NON_LIN_SCRAMB 0xF00604
|
||||
|
||||
#endif /* ASIC_REG_TPC4_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -884,4 +884,3 @@
|
|||
#define mmTPC5_CFG_FUNC_MBIST_MEM_9 0xF46E2C
|
||||
|
||||
#endif /* ASIC_REG_TPC5_CFG_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -136,4 +136,3 @@
|
|||
#define mmTPC5_CMDQ_CQ_BUF_RDATA 0xF4930C
|
||||
|
||||
#endif /* ASIC_REG_TPC5_CMDQ_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -176,4 +176,3 @@
|
|||
#define mmTPC5_QM_CQ_BUF_RDATA 0xF4830C
|
||||
|
||||
#endif /* ASIC_REG_TPC5_QM_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -320,4 +320,3 @@
|
|||
#define mmTPC5_RTR_NON_LIN_SCRAMB 0xF40604
|
||||
|
||||
#endif /* ASIC_REG_TPC5_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -884,4 +884,3 @@
|
|||
#define mmTPC6_CFG_FUNC_MBIST_MEM_9 0xF86E2C
|
||||
|
||||
#endif /* ASIC_REG_TPC6_CFG_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -136,4 +136,3 @@
|
|||
#define mmTPC6_CMDQ_CQ_BUF_RDATA 0xF8930C
|
||||
|
||||
#endif /* ASIC_REG_TPC6_CMDQ_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -176,4 +176,3 @@
|
|||
#define mmTPC6_QM_CQ_BUF_RDATA 0xF8830C
|
||||
|
||||
#endif /* ASIC_REG_TPC6_QM_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -320,4 +320,3 @@
|
|||
#define mmTPC6_RTR_NON_LIN_SCRAMB 0xF80604
|
||||
|
||||
#endif /* ASIC_REG_TPC6_RTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -884,4 +884,3 @@
|
|||
#define mmTPC7_CFG_FUNC_MBIST_MEM_9 0xFC6E2C
|
||||
|
||||
#endif /* ASIC_REG_TPC7_CFG_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -136,4 +136,3 @@
|
|||
#define mmTPC7_CMDQ_CQ_BUF_RDATA 0xFC930C
|
||||
|
||||
#endif /* ASIC_REG_TPC7_CMDQ_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -224,4 +224,3 @@
|
|||
#define mmTPC7_NRTR_NON_LIN_SCRAMB 0xFC0604
|
||||
|
||||
#endif /* ASIC_REG_TPC7_NRTR_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -176,4 +176,3 @@
|
|||
#define mmTPC7_QM_CQ_BUF_RDATA 0xFC830C
|
||||
|
||||
#endif /* ASIC_REG_TPC7_QM_REGS_H_ */
|
||||
|
||||
|
|
|
|||
|
|
@ -102,4 +102,3 @@
|
|||
#define mmTPC_PLL_FREQ_CALC_EN 0xE01440
|
||||
|
||||
#endif /* ASIC_REG_TPC_PLL_REGS_H_ */
|
||||
|
||||
|
|
|
|||
Loading…
Reference in New Issue