redonkable
/
remarkable-linux
1
0
Fork 0
Code Releases Activity

MLK-20507 arm64: dts: use clkreq as gpio 

- Since the l1ss is not enabled yet, configure
the clkreq# as gpio on 8qm/qxp mek boards.
Re-configure the clkreq# as input and open
drain when l1ss is enabled later.
- Correct the perst# configurations of 8qm.

Signed-off-by: Richard Zhu <hongxing.zhu@nxp.com>
(cherry picked from commit cb7ec372ae90798a46b11e979243c3f058d8b26f)
pull/10/head
Richard Zhu 2018-11-29 13:56:02 +08:00
parent c06b71e6b8
commit 48b2f12afd
7 changed files with 13 additions and 13 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

4
arch/arm64/boot/dts/freescale/fsl-imx8q-arm2.dtsi
View File

@ -525,7 +525,7 @@
pinctrl_pciea: pcieagrp{
fsl,pins = <
SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27 0x04000021
SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27 0x06000021
SC_P_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO28 0x04000021
SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO29 0x06000021
>;
@ -533,7 +533,7 @@
pinctrl_pcieb: pciebgrp{
fsl,pins = <
SC_P_PCIE_CTRL1_CLKREQ_B_LSIO_GPIO4_IO30 0x04000021
SC_P_PCIE_CTRL1_CLKREQ_B_LSIO_GPIO4_IO30 0x06000021
SC_P_PCIE_CTRL1_WAKE_B_LSIO_GPIO4_IO31 0x04000021
SC_P_PCIE_CTRL1_PERST_B_LSIO_GPIO5_IO00 0x06000021
>;

8
arch/arm64/boot/dts/freescale/fsl-imx8qm-ddr4-arm2.dts
View File

@ -505,17 +505,17 @@
pinctrl_pciea: pcieagrp{
fsl,pins = <
SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27 0x04000021
SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27 0x06000021
SC_P_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO28 0x04000021
SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO29 0x04000021
SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO29 0x06000021
>;
};
pinctrl_pcieb: pciebgrp{
fsl,pins = <
SC_P_PCIE_CTRL1_CLKREQ_B_LSIO_GPIO4_IO30 0x04000021
SC_P_PCIE_CTRL1_CLKREQ_B_LSIO_GPIO4_IO30 0x06000021
SC_P_PCIE_CTRL1_WAKE_B_LSIO_GPIO4_IO31 0x04000021
SC_P_PCIE_CTRL1_PERST_B_LSIO_GPIO5_IO00 0x04000021
SC_P_PCIE_CTRL1_PERST_B_LSIO_GPIO5_IO00 0x06000021
>;
};

2
arch/arm64/boot/dts/freescale/fsl-imx8qm-mek-domu-dpu1.dts
View File

@ -775,7 +775,7 @@
pinctrl_pciea: pcieagrp{
fsl,pins = <
SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27 0x04000021
SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27 0x06000021
SC_P_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO28 0x04000021
SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO29 0x06000021
SC_P_LVDS1_I2C0_SDA_LSIO_GPIO1_IO13 0x06000000

2
arch/arm64/boot/dts/freescale/fsl-imx8qm-mek-domu.dts
View File

@ -929,7 +929,7 @@
pinctrl_pciea: pcieagrp{
fsl,pins = <
SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27 0x04000021
SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27 0x06000021
SC_P_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO28 0x04000021
SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO29 0x06000021
SC_P_LVDS1_I2C0_SDA_LSIO_GPIO1_IO13 0x06000000

6
arch/arm64/boot/dts/freescale/fsl-imx8qm-mek.dtsi
View File

@ -438,10 +438,10 @@
pinctrl_pciea: pcieagrp{
fsl,pins = <
SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27 0x04000021
SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO27 0x06000021
SC_P_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO28 0x04000021
SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO29 0x04000021
SC_P_USDHC2_RESET_B_LSIO_GPIO4_IO09 0x04000021
SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO29 0x06000021
SC_P_USDHC2_RESET_B_LSIO_GPIO4_IO09 0x06000021
>;
};

2
arch/arm64/boot/dts/freescale/fsl-imx8qxp-mek.dtsi
View File

@ -599,7 +599,7 @@
pinctrl_pcieb: pcieagrp{
fsl,pins = <
SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO00 0x06000021
SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO01 0x04000021
SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO01 0x06000021
SC_P_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO02 0x04000021
>;
};

2
arch/arm64/boot/dts/freescale/fsl-imx8x-arm2.dtsi
View File

@ -457,7 +457,7 @@
pinctrl_pcieb: pciebgrp{
fsl,pins = <
SC_P_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO00 0x06000021
SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO01 0x04000021
SC_P_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO01 0x06000021
SC_P_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO02 0x04000021
>;
};